1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25 gnd
gnd
v dd
gnd
v dd
nc
nc
gnd 50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
gnd
v dd
gnd
v dd
v dd KM416S1020BT-G10T (1/2)
il08 c-mos 16 m (1,048,576 x 16)-bit synchronous dram
?op view v dd 1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25 ? i/o
i/o
? i/o
i/o
? i/o
i/o
? i/o
i/o
? i
i
i
i
i
i
i
i
i
i
i
v dd
dq0
dq1
gnd
dq2
dq3
v dd
dq4
dq5
gnd
dq6
dq7
v dd
ldqm
we
cas
ras
cs
a11
a10
a0
a1
a2
a3
v dd 26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50 ? i
i
i
i
i
i
? i
i
i
? ? i/o
i/o
? i/o
i/o
? i/o
i/o
? i/o
i/o
gnd
a4
a5
a6
a7
a8
a9
nc
cke
clk
udqm
nc
v dd
dq8
dq9
gnd
dq10
dq11
v dd
dq12
dq13
gnd
dq14
dq15
gnd pin
no. i/o signal pin
no. i/o signal input
a0 -a10
a11
cas
cke
clk
cs
ldqm, udqm
ras
we
: address
: bank select address
: column address strobe
: clock enable
: system clock
: chip select
: data input/output mask
: row address strobe
: write enable input/output
dq0 - dq15
: data
KM416S1020BT-G10T (2/2) clk 35 row buffer
refresh counter bank select row decoder address register col buffer 512 k x 16 512 k x 16 programminmg
register latency &
burst length column decoder sense amp data input
register i/o control output
buffer dq0 - dq15 2, 3, 5, 6, 8, 9, 11,
12, 39, 40, 42, 43,
45, 46, 48, 49 lwe ldqm timing register lwcbr ldqm lcas lwe lcbr lras lcke a0 - a11 21 - 24,
27 - 32,
20, 19 lras lcbr cs cke clk we cas ras 18 34 35 15 16 17 udqm ldqm 36 14
|
